しかし現実には、そうした理論的技術限界を待たずに、産業界では既に大きな壁に直面しつつあるようです。130nmを超える微細な半導体では、微細化してクロック周波数を上げようとすると電流の漏れ(リーク)が増大し消費電力が高くなる一方、発熱が激しくチップ動作が不安定になる、更には半導体内部での電気信号の伝達が遅くなるといった問題が生じます。現実の製品を見ますと、例えば2001年末に市場に出されたインテルPentium4"Northwood"は130nmであるのに対して、2004年2月に同社から発表されたPentium4"Northwood"は90nmと微細化が進んでいますが、両者のクロック数(したがって性能)に大きな差はなく価格差もほとんどありません。インテルは従来から、性能向上分だけ価格面でのマージンを付加してきたことからしても、インテル自らが130umと90nmの間にはもはや実用製品としての利用では性能差が無いことを示していると言えるとの指摘もあります。
これに対して、微細加工技術の限界を回避すべく、SOI(トランジスタ層の下に絶縁膜層を置きリーク電流を遮断)の実用化、複数チップを1パッケージ化(デュアルコア化、マルチコア化)を進めるというのが現在の技術動向であり、これらにより、半導体の「性能」という意味でムーアの法則はまだまだ続くという強気の見方もインテルから出されています。
しかしながら、技術的には可能でも、そうした技術は高コストであり、半導体の技術進歩のコストパフォーマンス低下し従来ほど市場にインパクトを与え得なくなる懸念はあります。実際、近年のコスト削減の方向としては、1チップの微細化の追求ではなく、シリコンウエハを従来の8インチから12インチに拡大しチップの量産コストを下げる方への投資が活発化しており、半導体の性能自体の技術進歩は成熟期を迎えつつあるとの見方もあります。
|